Family list 7 family members for: JP11103067 Derived from 5 applications.

1 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR

Publication info: JP11103066 A - 1999-04-13

- 2 SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF Publication info: JP11103067 A 1999-04-13
- 3 Semiconductor device and fabrication method thereof Publication info: US6218219 B1 2001-04-17
- 4 Semiconductor device and fabrication method thereof Publication info: US6407431 B2 2002-06-18 US2001019859 A1 2001-09-06

Data supplied from the **esp@cenet** database - Worldwide

DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

06161523 **Image available**

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.: **11-103067** [JP 11103067 A]

PUBLISHED: April 13, 1999 (19990413)

INVENTOR(s): YAMAZAKI SHUNPEI

KOYAMA JUN

SATOU YURIKA

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.: 09-282560 [JP 97282560]

FILED: September 29, 1997 (19970929)

INTL CLASS: H01L-029/786; G02F-001/136; H01L-021/336

ABSTRACT

PROBLEM TO BE SOLVED: To manufacture a semiconductor device by preventing an increase in the number of masks without complicating processes, by forming grain boundary distribution peculiar to a molten crystal in the thin-film semiconductor layer of a thin-film transistor.

SOLUTION: A foundation film 102 is formed onto a glass substrate 101, and a gate electrode 103 as a conductive film is formed onto the foundation film 102. Anodic oxidation is conducted to the gate electrode 103, an anodic oxide film 104 is formed, and a gate insulating layer consisting of a silicon nitride film 105 and silicon oxide film 106 is formed. An amorphous semiconductor film 107 using silicon as a chief ingredient is shaped onto the gate insulating layer, and the amorphous semiconductor film 107 is irradiated with laser beams while the glass substrate 101 is heated from the rear side and a crystalline semiconductor film 108 is formed. Grain boundary distribution peculiar to laser crystallization is obtained in the crystallized semiconductor film 108 at that time.

COPYRIGHT: (C)1999,JPO

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-103067

(43)公開日 平成11年(1999)4月13日

(51) Int. Cl. ⁶ HO1L 29/786	識別記号		F I HO1L	29/78	;	616	U .	
G02F 1/136	500		G02F	1/13	6	500	·	
H01L 21/336			H01L	29/78	}	612	2	
						617	J	
						617	K	
		審査請求	未請求	請求	項の数20	FD	(全21頁)	最終頁に続く
(21)出願番号	特願平9-282560		(71)出	顧人	00015387	8		
					株式会社	半導体	エネルギーの	开究所
(22)出願日	平成9年(1997)9月29日			神奈川県厚木市長谷398番地				
			(72)発	明者	山崎 舜	平		
					神奈川県	厚木市	長谷398番地	株式会社半
					導体エネ	ルギー	研究所内	
			(72)発	明者	小山 潤			
					神奈川県	厚木市	長谷398番地	株式会社半
					導体エネ	ルギー	研究所内	
			(72)発	明者	佐藤 由	里香		
					神奈川県	厚木市	長谷398番地	株式会社半
					導体エネ	ルギー	研究所内	

(54) 【発明の名称】半導体装置およびその作製方法

(57)【要約】

【課題】 簡易な製造工程によって、量産性が高く、且 つ、信頼性及び再現性の高い半導体装置を提供する。

【解決手段】結晶構造を有する半導体層で形成されたボトムゲイト型の半導体装置の構成において、ソース/ドレイン領域を、第1の導電層 (n'層)、それより高抵抗な第2の導電層 (n'層)及び真性または実質的に真性な半導体層 (i層)からなる積層構造で構成する。この時、n'層はLDD領域として機能し、i層は膜厚方向のオフセット領域として機能する。

【特許請求の範囲】

【請求項1】 複数のゲイト配線と、複数のソース配線 と、各画素に配置されたボトムゲイト型薄膜トランジス 夕及び画素電極に接続された補助容量とを有する画素マ トリクス回路を備えた半導体装置であって、

前記薄膜トランジスタのソース領域と、ドレイン領域 と、少なくとも1つのチャネル形成領域とが形成される 薄膜半導体層は、結晶構造を有し、

前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向 も高抵抗な第2の導電層及び前記チャネル形成領域と同 一導電型の第1の半導体層からなる積層構造を有し、

前記第1及び第2の導電層に導電性を付与する不純物の 濃度プロファイルは、前記第1の導電層から前記第2の 導電層にかけて連続的に変化し、

前記補助容量は、ゲイト配線と同一の導電膜でなる第1 の電極と、前記第1の電極に接する誘電体と、前記誘電 体に接し、前記チャネル形成領域と同一導電型の第2の 半導体層でなる第2の電極とを有することを特徴とする 半導体装置。

【請求項2】 請求項1において、前記第2の半導体層 は、前記薄膜トランジスタの前記薄膜半導体層に形成さ れていることを特徴とする半導体装置。

【請求項3】 請求項1又は2において、前記第2の半 導体層は前記チャネル形成領域の膜厚とほぼ等しい領域 を有することを特徴とする半導体装置。

【請求項4】 請求項1又は2において、前記第2の半 導体層の膜厚は前記第1の半導体層とほぼ膜厚が等しい ことを特徴とする半導体装置。

【請求項5】 請求項1~4において、しきい値電圧を 30 制御するために、前記第2の半導体層には13族から選 ばれた又は15族から選ばれた不純物が 1×10¹⁵~ 5 ×10[']atoms/cm³ の濃度で添加されていることを特徴 とする半導体装置。

【請求項6】 請求項1~5において、前記第2の半導 体層に接する第4の半導体層と、前記第4の半導体層に 接する第5の半導体層を有し、

前記第5の半導体層から前記第4の半導体層にかけて、 前記導電性を付与する不純物の濃度プロファイルは、前 記第1及び第2の導電膜の濃度プロファイルとほぼ等し 40 いことを特徴とする半導体装置。

【請求項7】 請求項6において、前記第5の半導体層 は、前記薄膜トランジスタのドレイン電極に接続されて いることを特徴とする半導体装置。

【請求項8】 請求項6において、前記第5の半導体層 は、前記画素電極に接続されていることを特徴とする半 導体装置。

【請求項9】 複数のゲイト配線と、複数のソース配線 と、各画素に配置されたボトムゲイト型薄膜トランジス タ及び画素電極に接続された補助容量とを有する画素マ 50 トリクス回路を備えた半導体装置であって、

前記薄膜トランジスタのソース領域と、ドレイン領域 と、少なくとも1つのチャネル形成領域とが形成される 薄膜半導体層は、結晶構造を有し、

前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向 かって少なくとも第1の導電層、当該第1の導電層より も高抵抗な第2の導電層及び前記チャネル形成領域と同 一導電型の半導体層からなる積層構造を有し、

前記第1及び第2の導電層に導電性を付与する不純物の かって少なくとも第1の導電層、当該第1の導電層より 10 濃度プロファイルは、前記第1の導電層から前記第2の 導電層にかけて連続的に変化し、

> 前記補助容量の一方の電極は前記ゲイト配線と共通の導 電膜から形成され、他方の電極は前記ソース配線と共通 の導電膜から形成されていることを特徴とする半導体装

> 【請求項10】 請求項9において、前記ソース配線と 共通の導電膜から形成されている前記補助容量の電極 は、前記薄膜トランジスタのドレイン電極と一体的に形 成されていることを特徴とする半導体装置。

【請求項11】 複数のゲイト配線と、複数のソース配 20 線と、各画素に配置されたボトムゲイト型薄膜トランジ スタ及び画素電極に接続された補助容量とを有する画素 マトリクス回路を備えた半導体装置であって、

前記薄膜トランジスタのソース領域と、ドレイン領域 と、少なくとも1つのチャネル形成領域とが形成される 薄膜半導体層は、結晶構造を有し、

前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向 かって少なくとも第1の導電層、当該第1の導電層より も高抵抗な第2の導電層及び前記チャネル形成領域と同 一導電型の半導体層からなる積層構造を有し、

前記第1及び第2の導電層に導電性を付与する不純物の 濃度プロファイルは、前記第1の導電層から前記第2の 導電層にかけて連続的に変化し、

前記補助容量の一方の電極は前記ゲイト配線と共通の導 電膜から形成され、

前記画素電極は前記補助容量の誘電体と接する領域を有 することを特徴とする半導体装置。

【請求項12】 請求項1~11において、前記薄膜ト ランジスタの薄膜半導体層は、溶融結晶に特有の粒界分 布を有することを特徴とする半導体装置。

【請求項13】 請求項1~12において、前記第1及 び第2の導電層に導電性を付与する不純物は、13族又 は15族から選ばれた元素であることを特徴とする半導 体装置。

【請求項14】 請求項1~13において、少なくとも 前記チャネル形成領域にはしきい値電圧を制御するため に、13族又は15族から選ばれた不純物が 1×10¹⁵ $\sim 5 \times 10^{17}$ atoms/cm³ の濃度で添加されていることを 特徴とする半導体装置。

【請求項15】 複数のゲイト配線と、複数のソース配

線と、各画素に配置されたボトムゲイト型薄膜トランジ スタ及び画素電極に接続された補助容量とを有する画素 マトリクス回路を備えた半導体装置の作製方法であっ て、

絶縁表面を有する基板上に、前記ゲイト配線、前記補助 容量の第1の電極を形成する工程と、

前記ゲイト配線、前記第1の電極を覆う絶縁層を形成す る工程と、

前記絶縁層上に非晶質半導体膜を形成する工程と、

等な強度を持つ強光を照射することにより結晶化して、 結晶構造を有する半導体膜を得る工程と、

前記結晶構造を有する半導体膜に対してイオン注入法又 はイオントーピング法により13族及び/又は15族か ら選ばれた不純物を添加して、導電層を形成する工程 ٤.

前記結晶構造を有する半導体膜をパターニングして、前 記薄膜トランジスタのチャネル形成領域を構成する第1 の薄膜半導体層と、前記絶縁層を介して前記第1の電極 と重なる第2の薄膜半導体層とを形成する工程と、

前記ソース配線と、前記第1の薄膜半導体層上に薄膜ト ランジスタのソース領域、ドレイン領域が形成される領 域を少なくとも覆う第1の導電膜と、前記第2の薄膜半 導体層の表面を覆う第2の導電膜とを形成する工程と、 前記第1の導電膜をマスクとして、前記第1の薄膜半導 体層をエッチングして、前記薄膜トランジスタのチャネ ル形成領域を形成する工程とを有し、

前記第2の薄膜半導体層には前記補助容量の第2の電極 が形成されることを特徴とする半導体装置の作製方法。

【請求項16】請求項15において、前記第2の薄膜半 30 導体層の全表面は前記第2の導電膜に覆われ、前記チャ ネル形成領域を形成する工程において、前記第2の薄膜 半導体層の前記第1の電極と対向する領域はエッチング されないことを特徴とする半導体装置の作製方法。

【請求項17】請求項15において、前記第2の薄膜半 導体層の表面は前記第2の導電膜に選択的に覆われ、前 記チャネル形成領域を形成する工程において、エッチン グにより前記第2の薄膜半導体層には、前記チャネル形 成領域とほぼ等しい膜厚の半導体層が形成されることを 特徴とする半導体装置の作製方法。

【請求項18】 複数のゲイト配線と、複数のソース配 線と、各画素に配置されたボトムゲイト型薄膜トランジ スタ及び画素電極に接続された補助容量とを有する画素 マトリクス回路を備えた半導体装置の作製方法であっ て、

絶縁表面を有する基板上に、前記ゲイト配線、前記補助 容量の第1の電極を形成する工程と、前記ゲイト配線、 前記第1の電極を覆う絶縁層を形成する工程と、

前記絶縁層上に非晶質半導体膜を形成する工程と、

前記非晶質半導体膜に対してレーザー光またはそれと同 50

等な強度を持つ強光を照射することにより結晶化して、 結晶構造を有する半導体膜を得る工程と、

前記結晶構造を有する半導体膜に対してイオン注入法又 はイオントーピング法により13族及び/又は15族か ら選ばれた不純物を添加して、導電層を形成する工程

前記結晶構造を有する半導体膜をパターニングして、前 記薄膜トランジスタのチャネル形成領域を構成する薄膜 半導体層を形成する工程と、

前記非晶質半導体膜に対してレーザー光またはそれと同 10 前記ソース配線と、前記薄膜トランジスタのソース電極 及びドレイン電極と、前記補助容量の第2の電極を形成 する工程と、

> 前記ソース電極及びドレイン電極をマスクとして、前記 薄膜半導体層をエッチングして、前記薄膜トランジスタ のチャネル形成領域を形成する工程と、

を有することを特徴とする半導体装置の作製方法。

【請求項19】 請求項18において、前記第2の電極 は前記ドレイン電極と一体的に形成されていることを特 徴とする半導体装置の作製方法。

【請求項20】 複数のゲイト配線と、複数のソース配 20 線と、各画素に配置されたボトムゲイト型薄膜トランジ スタ及び画素電極に接続された補助容量とを有する画素 マトリクス回路を備えた半導体装置の作製方法であっ て、

絶縁表面を有する基板上に、前記ゲイト配線、前記補助 容量の第1の電極を形成する工程と、

前記ゲイト配線、前記第1の電極を覆う絶縁層を形成す る工程と、

前記絶縁層上に非晶質半導体膜を形成する工程と、

前記非晶質半導体膜に対してレーザー光またはそれと同 等な強度を持つ強光を照射することにより結晶化して、 結晶構造を有する半導体膜を得る工程と、

前記結晶構造を有する半導体膜に対してイオン注入法又 はイオントーピング法により13族及び/又は15族か ら選ばれた不純物を添加して、導電層を形成する工程

前記結晶構造を有する半導体膜をパターニングして、前 記薄膜トランジスタのチャネル形成領域を構成する薄膜 半導体層を形成する工程と、

40 前記ソース配線と、前記薄膜トランジスタのソース電 極、ドレイン電極とを形成する工程と、

前記ソース電極及びドレイン電極をマスクとして、前記 薄膜半導体層をエッチングして、前記薄膜トランジスタ のチャネル形成領域を形成する工程と、

前記ドレイン電極に接続される画素電極を形成する工程 とを有し、

前記画素電極は前記補助容量の誘電体に接する領域を有 することを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本願発明は結晶構造を有する 半導体薄膜を利用した半導体装置およびその作製方法に 関する。特に、逆スタガ構造の薄膜トランジスタ(以 下、TFTと略記する)の構成に関する。

【0002】なお、本明細書中において「半導体装置」 とは、半導体特性を利用して動作させる装置全てを指 す。従って本明細書に記載されたTFT、AMLCD (アクティブマトリクス型液晶表示装置) 及び電子機器 は全て半導体装置の範疇に含むものとする。

[0003]

【従来の技術】従来より、アクティブマトリクス型液晶 表示装置(以下、AMLCDと略記する)のスイッチン グ素子としてTFTが利用されている。現在では非晶質 **珪素膜(アモルファスシリコン膜)を活性層として利用** したTFTで回路構成を行う製品が市場を占めている。 特に、TFT構造としては製造工程の簡単な逆スタガ構 造が多く採用されている。

【0004】しかし、年々AMLCDの高性能化が進 み、TFTに求められる動作性能(特に動作速度)は厳 しくなる傾向にある。そのため、非晶質珪素膜を用いた 20 TFTの動作速度では十分な性能を有する素子を得るこ とが困難となった。

【0005】そこで、非晶質珪素膜に代わって多結晶珪 素膜(ポリシリコン膜)を利用したTFTが脚光を浴 び、多結晶珪素膜を活性層とするTFTの開発が著しい 勢いで進んできている。現在では、その一部で製品化も 行われている。

【0006】活性層として多結晶珪素膜を利用した逆ス タガ型TFTの構造については既に多くの発表がなされ ottom-Gate Poly-Si TFTs on Large-Area Substrate by Linear-Beam Excimer LaserCrystallization and Ion Doping Method: H. Hayashi et. al., IEDM95, PP829-832, 1 995」などの報告がある。

【0007】同報告書では多結晶珪素膜を利用した逆ス タガ構造の典型的な例 (Fig. 4) を説明しているが、こ の様な構造の逆スタガ構造(いわゆるチャネルストップ 型)では様々な問題も抱えている。

【0008】まず、活性層全体が50nm程度と極めて薄い のでチャネル形成領域とドレイン領域との接合部におい 40 て衝突電離(Impact Ionization)が発生し、ホットキ ャリア注入などの劣化現象が顕著に現れてしまう。その ため、大きなLDD領域 (Light Doped Drain region) を形成する必要性が生じる。

【0009】そして、このLDD領域の制御性が最も重 大な問題となる。LDD領域は不純物濃度と領域の長さ の制御が非常に微妙であり、特に長さ制御が問題とな る。現状ではマスクパターンによってLDD領域の長さ を規定する方式が採られているが、微細化が進めば僅か なパターニング誤差が大きなTFT特性の差を生む。

【0010】活性層の膜厚のバラツキによるLDD領域 のシート抵抗のバラツキも深刻な問題となる。さらに、 ゲイト電極のテーパー角度等のバラツキもLDD領域の 効果のバラツキを招く要因となりうる。

【0011】また、LDD領域を形成するためにはパタ ーニング工程が必要であり、それはそのまま製造工程の 増加、スループットの低下を招く。上記報告書に記載さ れた逆スタガ構造では最低でもマスク6枚(ソース/ド レイン電極形成まで)が必要であると予想される。

10 【0012】以上の様に、チャネルストップ型の逆スタ ガ構造ではチャネル形成領の両側に横方向の平面内でし DD領域を形成しなくてはならず、再現性のあるLDD 領域を形成することは非常に困難である。

【0013】また、従来AMLCDでは液晶層に保持し た電荷の漏れを補うため、補助容量を各画素に設ける構 造となっている。

[0014]

【本発明が解決しようとする課題】本願発明では、非常 に簡易な製造工程によって、量産性が高く、且つ、信頼 性及び再現性の高い半導体装置を作製する技術を提供す ることを課題とし、画素マトリクス回路に、TFTボト ムゲイト型TFTと共に補助容量を作製する際に、工程 を複雑化せずに、特にマスク数を増加することのなく作 製可能な半導体装置の構成及びその作製方法を提供する ことにある。

[0015]

【課題を解決するための手段】本明細書で開示する発明 の構成は、複数のゲイト配線と、複数のソース配線と、 各画素に配置されたボトムゲイト型薄膜トランジスタ及 ている。例えば、「Fabrication of Low-Temperature B 30 び画素電極に接続された補助容量とを有する画素マトリ クス回路を備えた半導体装置であって、前記薄膜トラン ジスタのソース領域と、ドレイン領域と、少なくとも1 つのチャネル形成領域とが形成される薄膜半導体層は、 結晶構造を有し、前記ソース領域及びドレイン領域は、 ゲイト絶縁膜に向かって少なくとも第1の導電層、当該 第1の導電層よりも高抵抗な第2の導電層及び前記チャ ネル形成領域と同一導電型の第1の半導体層からなる積 層構造を有し、前記第1及び第2の導電層に導電性を付 与する不純物の濃度プロファイルは、前記第1の導電層 から前記第2の導電層にかけて連続的に変化し、前記補 助容量は、ゲイト配線と同一の導電膜でなる第1の電極 と、前記第1の電極に接する誘電体と、前記誘電体に接 し、前記チャネル形成領域と同一導電型の第2の半導体 層でなる第2の電極とを有することを特徴とする。

> 【0016】また、他の発明の構成は、上記の構成を有 する画素マトリクス回路において、補助容量の第2の電 極に半導体層を用いる代わりに、前記ソース配線と共通 の導電膜から形成することを特徴とする。

【0017】また、他の発明の構成は、上記の画素マト 50 リクス回路において、前記補助容量の一方の電極は前記

ゲイト配線と共通の導電膜から形成され、前記画素電極 は前記補助容量の誘電体と接する領域を有し、画素電極 を補助容量の一方に電極に用いることを特徴とする。

【0018】また、本発明の画素マトリクス回路に配置される薄膜トランジスタにおいて、ソース/ドレイン領域、チャネル形成領域が形成される薄膜半導体層は、溶融結晶化膜に特有の粒界分布を有する。

【0019】また、作製方法に関する発明の構成は、絶 縁表面を有する基板上に、前記ゲイト配線、前記補助容 量の第1の電極を形成する工程と、前記ゲイト配線、前 10 記第1の電極を覆う絶縁層を形成する工程と、前記絶縁 層上に非晶質半導体膜を形成する工程と、前記非晶質半 導体膜に対してレーザー光またはそれと同等な強度を持 つ強光を照射することにより結晶化して、結晶構造を有 する半導体膜を得る工程と、前記結晶構造を有する半導 体膜に対してイオン注入法又はイオントーピング法によ り13族及び/又は15族から選ばれた不純物を添加し て、導電層を形成する工程と、前記結晶構造を有する半 導体膜をパターニングして、前記薄膜トランジスタのチ ャネル形成領域を構成する第1の薄膜半導体層と、前記 20 絶縁層を介して前記第1の電極と重なる第2の薄膜半導 体層とを形成する工程と、前記ソース配線と、前記第1 の薄膜半導体層上に薄膜トランジスタのソース領域、ド レイン領域が形成される領域を少なくとも覆う第1の導 電膜と、前記第2の薄膜半導体層の表面を覆う第2の導 電膜とを形成する工程と、前記第1の導電膜をマスクと して、前記第1の薄膜半導体層をエッチングして、前記 薄膜トランジスタのチャネル形成領域を形成する工程と を有し、前記第2の薄膜半導体層には前記補助容量の第 2の電極が形成されることを特徴とする。

【0020】上記の作製方法によって、補助容量の一方の電極は半導体層に形成されるが、本発明の作製方法に関する他の構成は、前記ソース配線と、前記薄膜トランジスタのソース電極及びドレイン電極と共に、前記補助容量の第2の電極を形成して、ソース配線と共通の導電膜を補助容量の電極に用いる。

【0021】さらに、他の方法では、前記画素電極を画素TFT及び補助容量の誘電体に接するように形成することで、画素電極を補助容量の電極に用いる。

[0022]

【発明の実施の形態】以上の構成からなる本願発明の実施の形態について、以下に記載する実施例でもって詳細な説明を行うこととする。特に実施例10以降に開示する。

[0023]

【実施例】 図1~21を用いて、本発明の実施例を詳細に説明する。

【0024】〔実施例1〕 本願発明の代表的な実施例 について、図1~3を用いて説明する。まず、図1を用 いて本願発明の半導体装置の作製方法を説明する。絶縁 50

表面を有する基板の準備としてガラス基板101上に珪素を主成分とする絶縁膜でなる下地膜102を形成する。その上に導電性膜でなるゲイト電極(第1配線)103を形成する。

【0025】ゲイト電極103の線幅は $1\sim10\mu$ m (代表的には $3\sim5\mu$ m) とする。また、膜厚は $200\sim500$ nm (代表的には $250\sim300$ nm) とする。本実施例では 250nm厚のアルミニウム膜 (2wt% のスカンジウムを含有)を用いて線幅 3μ mのゲイト電極を形成する。

【0026】なお、ゲイト電極103としてはアルミニウム以外にも、タンタル、タングステン、チタン、クロム、モリブデン、導電性シリコン、金属シリサイドまたはそれらの積層膜等を用いることができる。ここで1回目のパターニング工程(ゲイト電極形成)が行われる。

【0027】ここで、ゲイト電極103に対して陽極酸化を行い、ゲイト電極を保護する陽極酸化膜104を50~200 nm (典型的には100~150 nm) 形成する。本実施例では3%の酒石酸を含むエチレングリコール溶液 (アンモニアで中性に中和する) 中で印加電圧80V、化成電流5~6mAの条件で形成する。こうして100 nm程度の厚さに形成することができる。

【0028】次に、窒化珪素膜105 (膜厚は0~200 nm、代表的には25~100 nm、好ましくは50nm)、SiOx Nyで示される酸化窒化珪素膜又は酸化珪素膜(膜厚は150~300 nm、代表的には200 nm) 106からなるゲイト絶縁層を形成する。なお、本実施例の場合、ゲイト絶縁層には陽極酸化膜104も含まれる。

【0029】ゲイト絶縁層を形成したら、その上に珪素を主成分とする非晶質半導体膜107を形成する。本実 30 施例では非晶質珪素膜を例とするが他の化合物半導体膜 (ゲルマニウムを含有する非晶質珪素膜等)を用いても 良い。

【0030】また、本願発明はチャネルエッチ型のボトムゲイト構造であるので、非晶質珪素膜107の膜厚は厚く形成しておく。膜厚範囲は $100\sim600$ nm (典型的には $200\sim300$ nm、好ましくは250 nm)とする。本実施例では200 nmとする。また、後述するが、最適な膜厚は本願発明のTFTにどの様なオフセット領域、LDD領域を設けるかによって適宜決定する必要がある。

40 【0031】なお、本実施例では減圧熱CVD法により 非晶質珪素膜107を成膜するが、成膜の際に炭素、酸 素、窒素といった不純物の濃度を徹底的に管理すること が望ましい。これらの不純物が多いと後に結晶性半導体 膜の結晶性の均一性を崩す恐れがある。

【0032】本実施例では成膜した非晶質珪素膜中における各不純物の濃度が、炭素及び窒素が 5×10^{18} atoms/cm³ 未満(代表的には 5×10^{17} atoms/cm³ 以下)、酸素が 1.5×10^{18} atoms/cm³ 未満(代表的には 1×10^{18} atoms/cm³ 以下)となる様に制御する。この様な管理を行っておけば最終的にTFTのチャネル形成領域中に含まれ

る不純物濃度は上記範囲内に収まる。

【0033】 こうして図1(A)の状態が得られる。図 1 (A) の状態が得られたら、レーザー光の照射により 非晶質珪素膜107の結晶化を行う。(図1(B)) 【0034】レーザー光としては、励起ガスとしてKr F (248 nm), X e C l (308 nm), A r F (193 nm) 等を用いたパルス発振型エキシマレーザーを用いれば良 い。また、Nd:YAGレーザーの高調波など他のあら ゆるレーザー光を用いることができる。

非晶質半導体膜の膜厚が厚い場合、波長の長いレーザー 光を用いた方が全体を均一に結晶化しやすい。また、レ ーザー光を照射する際に、基板を50~500 ℃程度の範囲 で補助的に加熱する方法も有効である。また、レーザー 光の波長周期を鑑みて光吸収効率が高まる様な膜厚に調 節しておくことも有効である。

【0036】本実施例ではパルス発振型のXeClエキ シマレーザー光を光学系によって線状に加工した後、基 板の一端から他端に向かって走査することで非晶質珪素 膜全面に対してレーザーアニールを行う。

【0037】なお、発振周波数は30MHz、走査速度は 2.4mm/s 、レーザーエネルギーは 300~400mJ/cm² と し、基板を裏面側から400 ℃に加熱して処理する。こう して、結晶性半導体膜(本実施例では結晶性珪素膜)1 08を得る。

【0038】また、非晶質珪素膜とガラス基板とで熱吸 収率が異なるため、膜の上面側から照射すれば非晶質珪 素膜の温度を集中的に上げることが可能である。そのた め、ガラス基板の耐熱温度 (650 ℃付近) 以上の温度で 非晶質珪素膜を加熱することが可能である。

【0039】ところで、本実施例の様にレーザー光の照 射により結晶化した半導体膜(本明細書中では溶融結晶 化膜と呼ぶ)はレーザー結晶化に特有の粒界分布(結晶 粒界の存在分布)を有する。セコエッチングと呼ばれる 公知の技術によって粒界を顕著化して観察すると、結晶 粒と粒界とが明確に判別でき、数十~数百nmの粒径を持 つ結晶粒の集合体であることが判る。

【0040】一方、他の結晶化手段を用いた半導体膜は 溶融結晶化膜とは明らかに異なる粒界分布を示す。なぜ ならばレーザー光(またはそれと同等の強度を持つ強 光)。を用いた結晶化では一旦半導体層が溶融するが、 他の手段は基本的に固相成長であり、結晶化機構が異な るからである。

【0041】さて次に、15族から選ばれた元素(代表 的にはリン、砒素またはアンチモン)をイオン注入法 (質量分離あり) またはイオンドーピング法 (質量分離 なし)により添加する。本実施例では結晶性珪素膜10 8の表面から深さ30~100nm (代表的には30~50nm)の 範囲において、リン濃度が 1×10''~3 ×10'' atoms/cm

に調節する。

【0042】本実施例ではこの様にして形成された髙濃 度のリンを含む領域109をn⁺ 層(または第1の導電 層) と呼ぶ。この層の厚さは30~100nm (代表的には30 ~50nm) の範囲で決定する。この場合、n' 層109は 後にソース/ドレイン電極の一部として機能する。本実 施例では30nm厚のn'層を形成する。

【0043】また、n' 層109の下に形成される低濃 度にリンを含む領域110をn 層(または第2の導電 【0035】なお、本実施例の様に結晶化しようとする 10 層)と呼ぶ。この場合、 n ‐ 層110は n ‐ 層109よ りも高抵抗となり、後に電界緩和のためのLDD領域と して機能する。本実施例では30nm厚のn Bを形成す る。また、n 層110の下に形成される、真性または 実質的に真性な領域をi層120と呼ぶ。i層120に は、チャネル形成領域が形成される。(図1(C)) 【0044】また、この時、リンを添加する際の深さ方 向の濃度プロファイルが非常に重要である。この事につ いて図4を用いて説明する。なお、図4に示す濃度プロ ファイルは加速電圧を80keV、RF電力を20Wとして 20 イオンドーピング法によりフォスフィン (PH,) を添 加した場合の例である。

> 【0045】図4において、401は結晶性珪素膜、4 02は添加されたリンの濃度プロファイルを示してい る。この濃度プロファイルはRF電力、添加イオン種、 加速電圧等の設定条件によって決定される。

【0046】この時、濃度プロファイル402のピーク 値はn'層403内部又は界面近傍にあり、結晶性珪素 膜401の深くにいく程(ゲイト絶縁膜に向かうほ ど)、リン濃度は低下する。この時、リン濃度は膜内部 30 全域に渡って連続的に変化するためn'層403の下に は必ずn 層404が形成される。

【0047】そして、このn 層404の内部において もリン濃度は連続的に低下していく。本実施例では、リ ン濃度が 1×10' atoms/cm' を超える領域をn' 層40 3として考え、 5×10''~ 1×10''atoms/cm' の濃度範 囲にある領域をn 層404として考えている。ただ し、明確な境界は存在しないため、目安として考えてい る程度である。

【0048】また、リン濃度が極端に低下した領域及び 40 そのさらに下層は真性または実質的に真性な領域(i 層)405となる。なお、真性な領域とは意図的に不純 物が添加されない領域を言う。また、実質的に真性な領 域とは、不純物濃度(ここではリン濃度)が珪素膜のス ピン密度以下である領域又は不純物濃度が 1×10''~ 1 ×10¹ atoms/cm の範囲で一導電性を示す領域を指す。 【0049】この様な真性または実質的に真性な領域は n 層404の下に形成される。ただし、i層405は 基本的にチャネル形成領域と同一導電型の半導体層から 構成される。即ち、チャネル形成領域が弱いn型又はp '、代表的には 1×10¹⁰~ 1×10¹¹ atoms/cm'となる様 50 型を示す様な場合には、同様の導電型を示す。

11

【0050】この様に、n'層の形成にイオン注入法ま たはイオンドーピング法を用いることによりn'層の下 にn 層を形成することができる。従来の様にn'層を 成膜で設けた場合にはこの様な構成は実現できない。ま た、イオン添加時の条件を適切に設定することでn'層 とn 層の厚さ制御を容易に行うことができる。

【0051】特に、n 層110の厚さは後にLDD領 域の厚さとなるため、非常に精密な制御が必要である。 イオンドーピング法等では添加条件の設定によって深さ 方向の濃度プロファイルが精密に制御できるので、LD 10 こで4回目のパターニング工程が行われる。(図2 D領域の厚さ制御が容易に行える。本願発明ではn 層 1 1 0 の厚さを30~200 nm (代表的には50~150 nm) の 範囲で調節すれば良い。

【0052】図4では、ドーピング工程が1度の場合の 濃度プロファイルを示しているが、ドーピング工程を複 数に分けることで、n'層403、n 層402の厚さ を制御することもできる。例えば、高ドーズ量で比較的 浅い箇所、n'層403を形成すべき深さに濃度プロフ ァイルのピークが位置するようなドーピングと、低ドー ズ量で比較的深い箇所、n 層402を形成すべき深さ 20 に濃度プロファイルのピークが位置するドーピングを行 えばよい。

【0053】こうしてn'層109、n 層110を形 成したら、再びレーザー光の照射を行い、添加した不純 物(リン)の活性化を行う。(図1(D))

【0054】なお、レーザーアニール以外にランプアニ ール(強光の照射)、ファーネスアニール(電熱炉によ る加熱)を行うこともできる。ただし、ファーネスアニ ールの場合にはガラス基板の耐熱性を考慮して処理を行 う必要がある。

【0055】本実施例ではXeClエキシマレーザーを 用いてレーザーアニールを行う。処理条件は基本的に上 述の結晶化工程と同一で良いが、レーザーエネルギーは 200~350mJ/cm' (代表的には 250~300mJ/cm') で良 い。また、基板は裏面側から300℃に加熱して活性化率 の向上を図る。

【0056】また、このレーザー活性化工程では結晶性 珪素膜108がリンの添加工程に受けたダメージを回復 することができる。そして、添加時のイオン衝突により 非晶質化した領域を再結晶化することができる。

【0057】こうしてリンの活性化工程が終了したら、 結晶性珪素膜のパターニングを行い、島状半導体層11 1を形成する。この時、最終的にTFTが完成した時に キャリアの移動方向に対して垂直な方向の長さ(チャネ ル幅 (W)) が1~30μm (代表的には10~20μm) と なる様に調節する。ここで2回目のパターニング工程が 行われる。(図2(A))

【0058】ここで図面上には図示されないが、露出し たゲイト絶縁層の一部をエッチングし、ゲイト電極(第 1配線)と次に形成する電極(第2配線)との電気的接 50

統をとるためのコンタクトホール(図2(C)の118 で示される領域)を開口する。ここで3回目のパターニ ング工程が行われる。

【0059】次に、導電性を有する金属膜(図示せず) を成膜し、パターニングによりソース電極112、ドレ イン電極113を形成する。本実施例ではTi (50nm) /Al (200~300 nm)/Ti (50nm)の3層構造から なる積層膜を用いる。また、上述の様にゲイト電極と電 気的に接続するための配線も同時に形成されている。こ (B))

【0060】また、後述するが、ゲイト電極103の真 上の領域、即ちソース電極112とドレイン電極113 とで挟まれた領域(以下、チャネルエッチ領域と呼ぶ) 114の長さ(C」で示される)が後にチャネル形成領 域とオフセット領域の長さを決定する。C₁ は2~20μ m (代表的には $5\sim10\mu$ m) の範囲から選べるが、本実 施例では $C_1 = 4 \mu m と$ する。

【0061】次に、ソース電極112及びドレイン電極 113をマスクとしてドライエッチングを行い、自己整 合的に島状半導体層111をエッチングする。そのた め、チャネルエッチ領域114のみでエッチングが進行 する。(図2(C))

【0062】この時、n'層109、n 層110は完 全にエッチングされ、真性または実質的に真性な領域 (i層)のみが残された形でエッチングを止める。本願 発明では最終的に10~100 nm (代表的には10~75nm、好 ましくは15~45nm)の半導体層のみを残す。本実施例で は30nm厚の半導体層を残すことにする。

【0063】こうして島状半導体層111のエッチング 30 (チャネルエッチ工程)が終了したら、保護膜115と して酸化珪素膜また窒化珪素膜を形成して、図2 (C) に示す様な構造の逆スタガ型TFTを得る。

【0064】この状態において、チャネルエッチされた 島状半導体層111のうち、ゲイト電極112の真上に 位置する領域はチャネル形成領域116となる。本実施 例の構成ではゲイト電極幅がチャネル形成領域の長さに 対応し、L」で示される長さをチャネル長と呼ぶ。ま た、ゲイト電極113の端部よりも外側に位置する領域 40 117は、ゲイト電極103からの電界が及ばず、オフ セット領域となる。この長さはX」で示される。

【0065】本実施例の場合、ゲイト電極103の線幅 (L. に相当する)が100 nm厚の陽極酸化膜分の減りを 考慮すると約 2.8 μ m であり、チャネルエッチ領域 1 1 4の長さ(C₁) が 4 μ m であるので、オフセット領域 の長さ(X₁) は約 0.6μmとなる。

【0066】ここで、ドレイン領域(ドレイン電極11 3と接する半導体層)を拡大したものを図3に示す。図 3において、103はゲイト電極、301はチャネル形 成領域、302はn'層(ソースまたはドレイン電

0 \ 1 --- 7 - 7 1

極)、303、304は膜厚の異なるオフセット領域、 305はn 層 (LDD領域) である。

【0067】なお、ここでは説明しないがソース領域 (ソース電極112と接する半導体層)も同様の構造を 有している。

【0068】また、図3に示す構造は模式的に記されているが、各領域の膜厚関係には注意が必要である。本願発明を構成するにあたって最も好ましい構成は、膜厚の厚さがn'層302<n'層305<オフセット領域

(i層) 304の関係にある場合である。

【0069】なぜならばn'層302は電極として機能するだけなので薄くで十分である。一方、n 層305及びオフセット領域304は電界緩和を効果的に行うために適切な厚さが必要である。

【0070】本実施例の構成では、チャネル形成領域301からn、領域302に至るまでに膜厚の異なる二つのオフセット領域303、304及びLDD領域305が存在する。なお、303はマスク合わせにより形成される膜面方向のオフセット領域であり、マスクオフセット領域と呼ぶ。

【0071】また、304はi層の膜厚分に相当する膜厚方向のオフセット領域であり、厚さオフセット領域と呼ぶ。厚さオフセット領域304の厚さは100~300 nm (代表的には150~200nm)の範囲で決定すれば良い。ただし、チャネル形成領域の膜厚よりも膜厚をが厚くする必要がある。チャネル形成領域よりも膜厚が薄いと良好なオフセット効果を望めない。

【0072】この様なオフセット+LDDからなる構造を本発明者らはHRD(High Resistance Drain)構造と呼び、通常のLDD構造とは区別して考えている。本 30 実施例の場合、HRD構造はマスクオフセット+厚さオフセット+LDDの3段構造で構成されることになる。【0073】この時、LDD領域303はLDD領域の膜厚及び不純物濃度によって制御されるため、非常に再現性が高く、特性バラツキが小さいという利点を有する。パターニングによって形成されたLDD領域ではパターニング誤差による特性バラツキが問題となることは従来例で述べた通りである。

【0074】なお、マスクオフセット領域303の長さ (X,) はパターニングによって制御されるため、パタ 40 ーニングやガラスの縮み等による誤差の影響を受ける。しかしながら、その後に厚さオフセット領域304とL DD領域305とが存在するので誤差による影響は緩和され、特性バラツキを小さくすることができる。

【0075】なお、マスクオフセットの長さ(X_1)はチャネル長(L_1)とチャネルエッチ領域の長さ(C_1)を用いて(C_1 - L_1)/2で表される。従って、ソース/ドレイン電極形成時のパターニング工程によって所望のオフセット長(X_1)を設定することが可能である。本実施例の構成ではオフセット長(X_1)は0.3

 $\sim 3 \, \mu \, \text{m}$ (代表的には $1 \sim 2 \, \mu \, \text{m}$) とすることができる。

【0076】なお、図2(C)に示す様な構造の逆スタガ型TFTは、従来の非晶質珪素膜を活性層(島状半導体層)として利用したTFTでは実現できない。なぜならば、非晶質珪素膜を用いる場合、ソース/ドレイン電極とゲイト電極とがオーバーラップする様な構造にしないとキャリア(電子または正孔)の移動度が極めて遅くなってしまうからである。

10 【0077】ソース/ドレイン電極とゲイト電極とがオーバーラップする様な構造にしたとしても非晶質珪素膜を用いたTFTのモビリティ(電界効果移動度)はせいぜい1~10cm / Vs程度である。それに対して本実施例の様な構造を採用してしまってはモビリティが低すぎてスイッチング素子として機能しない。

【0078】ところが、本願発明では活性層として結晶性珪素膜を利用しているのでキャリア移動度が十分に速い。従って、本実施例の様な構造としても十分なモビリティを得ることが可能である。即ち、本実施例の構造は20 半導体層として結晶構造を有する半導体膜を用いたからこそ実現できるのである。

【0079】また、本実施例の逆スタガ型TFTは、HRD構造を有しているので衝突電離によるホットキャリア注入などの劣化現象に対して非常に強く、高い信頼性を有している。しかも、LDD領域の効果が支配的な上、そのLDD領域が非常に制御性よく形成されているので特性バラツキが非常に小さい。

【0080】そのため、本実施例の様な構造は高耐圧を 必要とし、高い動作速度はそれほど必要としない様な回 路を構成するTFTに好適である。

【0081】また、本実施例の作製工程に示した様に、図2(C)に示した構造の逆スタガ型TFTを得るのに4枚のマスクしか必要としていない。これは従来のチャネルストップ型TFTが6枚マスクを必要としていた事を考えると、スループット及び歩留りが飛躍的に向上することを意味している。

【0082】以上の様に、本実施例の構成によれば量産性の高い作製工程によって、高い信頼性と再現性を有するボトムゲイト型TFTを作製することが可能である。 【0083】なお、本実施例の作製工程に従って作製したボトムゲイト型TFT(Nチャネル型TFT)のモビリティは10~150cm²/Vs (代表的には60~120cm²/Vs

)、しきい値電圧は1~4Vを実現しうる。

【0084】〔実施例2〕 本実施例では本願発明の構成において、実施例1とは異なる構成例を示す。TFTの作製工程は基本的には実施例1に従えば良いので、本実施例では必要な部分のみを説明することにする。

ソース/ドレイン電極形成時のパターニング工程によっ 【0085】まず、実施例1の作製工程に従って図5 て所望のオフセット長(X,)を設定することが可能で (A)の状態を得る。ここで実施例1と異なる点は、ソ ある。本実施例の構成ではオフセット長(X,)は 0.350 一ス電極501、ドレイン電極502を形成する際にチ

ャネルエッチ領域500の長さをC、とする点にある。 この時、C, はゲイト電極幅よりも狭く、2~9μm (代表的には $2\sim4\mu$ m) の範囲で選ばれる。即ち、ゲ イト電極とソース/ドレイン電極とがオーバーラップす る様に設けることが本実施例の特徴となる。

【0086】この状態で実施例1に示した様にチャネル エッチ工程を行い、保護膜を設けると図5(B)の状態 を得る。この時、503で示される領域がチャネル形成 領域となり、そのチャネル長はL、(=C、)で表され る。また、マスク設計によりオーバーラップさせた領域 10 (マスクオーバーラップ領域と呼ぶ) 504の長さ (Y ,) はゲイト電極幅をEとすると、(E-L,) / 2で 表される。

【0087】図5(C)はドレイン領域の拡大図である が、TFT動作時のキャリアは、チャネル形成領域50 3 (厚さ50nm)、マスクオーバーラップ領域504 (厚 さ160 nm)、LDD領域505 (厚さ50nm)を通ってn * 層506 (厚さ40nm) 、ドレイン電極502へと到達 する。

【0088】なお、この場合、マスクオーバーラップ領 20 域504にもゲイト電極からの電界が形成されるが、L DD領域505に近づくにつれて電界は弱まるので、そ の様な領域は実質的にLDD領域と同様の機能を持つ。 勿論、さらにLDD領域505に近づけば完全に電界が 形成されなくなり、オフセット(厚さオフセット)領域 としても機能しうる。

【0089】この様に本実施例の構造ではHRD構造 が、オーバーラップによる実質的なLDD+厚さオフセ ット+低濃度不純物によるLDDで構成される。また、 オーバーラップ領域504の膜厚が薄い場合には、オー 30 で、本実施例では必要な部分のみを説明することにす バーラップによる実質的なLDD+低濃度不純物による LDDのみからなるLDD構造もとりうる。

【0090】本実施例の構成においても、オーバーラッ プ領域504、LDD領域505がそれぞれの膜厚で制 御されるので非常に特性バラツキが小さい。また、オー バーラップ領域の長さ(Y,)はパターニング等による 誤差を含むが、オーバーラップによるLDD、厚さ方向 のオフセット及び低濃度不純物によるLDDはその様な 誤差の影響を受けないのでY, の誤差による特性バラツ キは緩和される。

【0091】なお、本実施例の様な構造はオフセット成 分が少なく、高い動作速度を必要とする様な回路を構成 するTFTに好適である。

【0092】また、本実施例の構造では衝突電離によっ てチャネル形成領域内に蓄積した少数キャリアが速やか にソース電極へと引き抜かれるので基板浮遊効果を起こ しにくいという利点を有する。そのため、動作速度が速 い上に非常に耐圧特性の高いTFTを実現することが可 能である。

【0093】〔実施例3〕 本実施例では本願発明の構 50

成において、実施例1、2とは異なる構成例を示す。 T FTの作製工程は基本的には実施例1に従えば良いの で、本実施例では必要な部分のみを説明することにす る。

【0094】まず、実施例1の作製工程に従って図6 (A) の状態を得る。ここで実施例1と異なる点は、ソ ース電極601、ドレイン電極602を形成する際にチ ヤネルエッチ領域600の長さをC、とする点にある。 この時、C, はゲイト電極幅と一致させるため、1~10 μ m (代表的には3~5 μ m) となる。

【0095】この状態で実施例1に示した様にチャネル エッチ工程を行い、保護膜を設けると図6(B)の状態 を得る。この時、603で示される領域がチャネル形成 領域となり、そのチャネル長はL、(=C,)で表され

【0096】図6(C)はドレイン領域の拡大図である が、TFT動作時のキャリアは、チャネル形成領域60 3 (厚さ100 nm)、厚さオフセット領域604 (厚さ15 0 nm)、LDD領域605 (厚さ100 nm) を通ってn⁺ 層606 (厚さ50nm)、ドレイン電極602へと到達す る。即ち、本実施例の構造ではHRD構造が厚さオフセ ット+LDDの2段構造で構成される。

【0097】本実施例の構成においても、厚さオフセッ ト領域604、LDD領域605がそれぞれの膜厚で制 御されるので非常に特性バラツキが小さい。また、十分 な耐圧特性を得ることが可能である。

【0098】〔実施例4〕 本実施例では本願発明の構 成において、実施例1~3とは異なる構成例を示す。T FTの作製工程は基本的には実施例1に従えば良いの

【0099】まず、実施例1の作製工程に従って図7 (A) の状態を得る。ここで実施例1と異なる点は、ソ ース電極701、ドレイン電極702を形成する際にソ ース電極またはドレイン電極のいずれか一方をゲイト電 極にオーバーラップさせ、他方はオーバーラップさせな い構成とする点にある。

【0100】なお、本実施例ではチャネルエッチ領域7 00の長さをC、とする。この時、C、は $1\sim10\mu m$ (代表的には3~6 μ m) の範囲で選ばれる。

【0101】この状態で実施例1に示した様にチャネル エッチ工程を行い、保護膜を設けると図7 (B) の状態 を得る。この時、703で示される領域がチャネル形成 領域となり、そのチャネル長はL、(=C、-X、)で

【0102】ここで、X、はマスクオフセット領域70 4の長さである。 X. の数値範囲については実施例1を 参考にすれば良い。また、マスクオーバーラップ領域 7 05の長さの数値範囲は実施例2を参考にすれば良い。

【0103】本実施例は、実施例1で説明したHRD構

造と実施例2で説明したHRD構造(またはLDD構 造)とを組み合わせた構成である。構造的な説明は実施 例1及び実施例2で既に説明したのでここでの説明は省 略する。

【0104】本実施例の様な構造を採用する場合、特に ソース領域に実施例2に示したHRD構造(またはLD D構造)を用い、ドレイン領域に実施例1で説明したH RD構造を用いることが好ましい。

【0105】例えば、ドレイン領域側のチャネル端部 (接合部)では特に電界集中が激しく、実施例1に示し 10 た様な抵抗成分の多いHRD構造が望ましい。逆に、ソ ース側ではそこまでの高耐圧対策は必要ないので、実施 例2に示した様な抵抗成分の少ないHRD (またはLD D) 構造が適している。

【0106】なお、本実施例において、ソース/ドレイ ン領域側のいずれか一方に実施例2の構成を組み合わせ ることも可能である。この様に、実施例1~3に示した HRD構造またはLDD構造を実施者が適宜選択してソ ース/ドレイン領域に採用し、回路設計を鑑みて最適な 構造を設計すれば良い。この場合、3'=9通りの組み 20 るからである。 合わせパターンが可能である。

【0107】〔実施例5〕 本実施例では実施例1~4 に示した構成のボトムゲイト型TFTを用いてCMOS 回路(インバータ回路)を構成する場合の例について図 8を用いて説明する。なお、СМОS回路は同一基板上 に形成されたNチャネル型TFTとPチャネル型TFT とを相補的に組み合わせて構成する。

【0108】図8は実施例4に示した構成を利用したC MOS回路であり、801はPチャネル型TFTのソー 03はN/P共通のドレイン電極である。

【0109】また、Nチャネル型TFTは実施例1で説 明した作製工程によってn⁺ 層804、805、n⁻ 層 806、807が形成されている。一方、Pチャネル型 TFTの方にはp¹¹層808、809、p²層810、 811が形成されている。

【0110】なお、同一基板上にCMOS回路を作製す ることは非常に容易である。本願発明の場合、まず、実 施例1の工程に従って図2(A)の状態を得る。

ら選ばれた元素が全面に添加されているが、Pチャネル 型TFTを作製する場合にはNチャネル型TFTとする 領域をレジストマスク等で隠して13族から選ばれた元 素(代表的にはポロン、インジウムまたはガリウム)を 添加すれば良い。

【0112】本実施例ではボロンを例にとるが、この 時、ポロンはリンの濃度以上に添加して導電性を反転さ せなければならない。また、n'層及びn 層全てを完 全にp''層及びp 層に反転させるためには、ボロン添 加時の濃度プロファイルを調節してリンの添加深さより 50 い。

も深く添加することが重要である。

【0113】従って、ポロンの膜中における濃度プロフ ァイルは図9の様になる。図9において、900は半導 体層、901はボロン添加前のリンの濃度プロファイ ル、902はボロン添加後のボロンの濃度プロファイ ル、903はp¹¹層、904はp⁻層、905はi層で ある。

【0114】この時、p''層903の厚さは10~150 nm (代表的には50~100 nm) とし、p⁺⁺層のポロンの濃度 は、3×10''~1×10''atoms/cm'、代表的には3 ×10¹ ~ 3×10¹ atoms/cm となる様に調節する。 【0115】他方、p 層904の厚さは30~300 nm (代表的には 100~200 nm) とし、そのポロンの濃度 は、5×10''~3×10''atoms/cm'となる様に調節 する。する。ただし、Pチャネル型TFTは元来劣化に 強いのでp 層をLDD領域として利用する必要性は必 ずしもない。わざわざp~層904の膜厚について言及 したのは、イオン注入法等の添加手段を用いる限り、連 続的に変化する濃度勾配によって必ず p 層が形成され

【0116】ところで、本実施例ではNチャネル型TF TとPチャネル型TFTのどちらもソース領域側には実 施例2に示した構成のHRD構造(オーバーラップ領域 を利用したタイプ) を用い、ドレイン領域側には実施例 1に示した構成のHRD構造(マスクオフセットを利用 したタイプ)を設けている。

【0117】そのため、上面図で明らかな様にPチャネ ル型TFTのソース領域側にはYiの長さを持つオーバ ーラップ領域を有し、ドレイン領域側にはXiの長さを ス電極、802はNチャネル型TFTのソース電極、8 30 持つマスクオフセット領域を有している。また、Nチャ ネル型TFTのソース領域側にはYjの長さを持つオー バーラップ領域を有し、ドレイン領域側にはXj の長さ を持つマスクオフセット領域を有している。

> 【0118】この時、XiとXj、YiとYjの長さは それぞれマスク設計によって自由に調節できる。従っ て、それぞれの長さは回路構成の必要に応じて適宜決定 すれば良く、Nチャネル型とPチャネル型とで揃える必 要はない。

【0119】また、この様な構造ではCMOS回路の共 【0111】この状態ではN型/P型関係なく15族か 40 通ドレインとなる領域の耐圧特性を高くすることができ るので、動作電圧の高い回路を構成する場合において、 非常に有効な構成である。

> 【0120】なお、実施例1~4に示した構成のTFT を用いた СМО S 回路の構成を図 8 に示したが、これ以 外の全ての組み合わせも可能であることは言うまでもな い。可能な構成パターンとしては、一つのTFTについ て9通りあるので、CMOS回路では9'=81通りが ある。これらの複数の組み合わせの中から、回路が必要 する性能に応じて最適な組み合わせを採用していけば良

【0121】また、本実施例に示した様に本願発明はP チャネル型TFTにも容易に適用することができる。そ の場合、本願発明のボトムゲイト型TFT(Pチャネル 型TFT)のモビリティは10~100cm²/Vs (代表的には 50~100cm¹/Vs)、しきい値電圧は-1.5~-5Vを実現し うる。

19

【0122】〔実施例6〕 本実施例では、本願発明の TFTに対してしきい値電圧を制御するための工夫を施 した場合の例について説明する。

【0123】しきい値電圧を制御するために13族(代 10 表的にはボロン、インジウム、ガリウム) または15族 (代表的にはリン、砒素、アンチモン) から選ばれた元 素をチャネル形成領域に対して添加する技術はチャネル ドープと呼ばれている。

【0124】本願発明に対してチャネルドープを行うこ とは有効であり、以下に示す2通りの方法が簡易で良

【0125】まず、非晶質珪素膜を成膜する時点におい て成膜ガスにしきい値電圧を制御するための不純物を含 むガス(例えばジボラン、フォスフィン等)を混在さ せ、成膜と同時に所定量を含有させる方式がある。この 場合、工程数を全く増やす必要がないが、N型及びP型 の両TFTに対して同濃度が添加されるため、両者で濃 度を異ならせるといった要求には対応できない。

【0126】次に、図2(C)で説明した様なチャネル エッチ工程(チャネル形成領域の形成工程)が終了した 後で、ソース/ドレイン電極をマスクとしてチャネル形 成領域(またはチャネル形成領域とマスクオフセット領 域)に対して選択的に不純物添加を行う方式がある。

【0127】添加方法はイオン注入法、イオンドーピン 30 グ法、プラズマ処理法、気相法(雰囲気からの拡散)、 固相法(膜中からの拡散)など様々な方法を用いること ができるが、チャネル形成領域が薄いので、気相法や固 相法等の様にダメージをあたえない方法が好ましい。

【0128】なお、イオン注入法等を用いる場合には、 TFT全体を覆う保護膜を設けてから行えばチャネル形 成領域のダメージを減らすことができる。

【0129】また、不純物を添加した後はレーザーアニ ール、ランプアニール、ファーネスアニールまたはそれ らを組み合わせて不純物の活性化工程を行う。この時、 チャネル形成領域が受けたダメージも殆ど回復する。

【0130】本実施例を実施する場合、チャネル形成領 域には 1×10''~ 5×10' atoms/cm' (代表的には 1× 10''~ 5×10''atoms/cm') の濃度でしきい値電圧を制 御するための不純物を添加すれば良い。

【0131】そして、本実施例を本願発明のTFTに実 施した場合、Nチャネル型TFTのしきい値電圧を 1.5 ~3.5 Vの範囲に収めることができる。また、Pチャネ ル型TFTに適用した場合にはしきい値電圧を-1.5~-3.5 Vの範囲に収めることが可能である。

【0132】なお、本実施例の構成は実施例1~5のい ずれの構成との組み合わせも可能である。また、実施例 5のCMOS回路に適用する場合、N型TFTとP型T FTとで添加濃度や添加する不純物の種類を異なるもの とすることもできる。

【0133】〔実施例7〕 図2(C)に示した構造で は、島状半導体層を完全に囲む様にしてソース電極11 2とドレイン電極113とが形成されている。本実施例 ではこれとは別の構成について説明する。

【0134】図10(A)に示す構造は、基本的には図 2 (C) と似ているが、ソース電極11及びドレイン電 極12の形状が異なる点に特徴がある。即ち、一部にお いて島状半導体層(厳密にはソース/ドレイン領域)よ りもaで示される距離だけ内側にソース電極11及びド レイン電極12が形成されている。

【0135】また、13で示される領域は、チャネル形 成領域14と同じ膜厚を有する領域であり、距離aの幅 を持つ。図面上では模式的に表しているが、距離 a は 1 ~300 µm (代表的には10~200 µm) である。

【0136】ここで作製工程と照らし合わせて本実施例 20 の特徴を説明する。本実施例では図10(B)に示す様 にソース電極11及びドレイン電極12を形成する。こ こで15は島状半導体層であり、端部16が露出する。 【0137】この状態でチャネルエッチ工程を行うと、 ソース電極11及びドレイン電極12がマスクとなって 自己整合的に島状半導体層15がエッチングされる。こ の場合、端部16も同時にエッチングされる。

【0138】この様にして図10(A)の様な構造が得 られる。従って、端部16がチャネル形成領域14と同 じ膜厚を有することは明らかである。

【0139】この島状半導体層の突出部13を形成する 理由は以下の2つがある。

- (1) チャネルエッチ工程におけるエッチングモニタと して利用する。
- (2)後工程で保護膜や層間絶縁膜を形成する際に、島 状半導体層の段差によるカバレッジ不良を低減する。

【0140】エッチングモニタとしては、製造過程にお ける抜き取り検査によってチャネル形成領域が適切な膜 厚となっているかどうかを検査する場合に用いる。

【0141】なお、本実施例の構成は実施例1~6のい ずれの構成とも組み合わせることが可能である。

【0142】〔実施例8〕 本実施例では実施例5に示 したСMOS回路(インバータ回路)の回路構成の例に ついて図11を用いて説明する。

【0143】図11(A)に示すのは、図8に示したも のと同一構造のCMOS回路である。この場合、回路構 成はクロム膜からなるゲイト電極20、N型TFTの半 導体層21、P型TFTの半導体層22、N型TFTの ソース電極23、P型TFTのソース電極24、共通ド 50 レイン電極25から構成される。

【0144】なお、各端子部a、b、c、dはそれぞれ 図11(C)に示したインバータ回路の端子部a、b、 c、dに対応している。

【0145】次に、図11 (B) に示すのは、N型TF TとP型TFTとでドレイン領域となる半導体層を共通 化した場合の例である。各符号は図11(A)で説明し た符号に対応している。

【0146】図11(B)の構造ではTFT同士を非常 に高い密度で形成することができるため、回路を高集積 化する場合などに非常に有効である。共通化した半導体 10 層はPN接合を形成するが問題とはならない。

【0147】〔実施例9〕 実施例1では、非晶質半導 体膜の結晶化工程においてレーザー光、特にパルス発振 型のエキシマレーザーを使用して溶融結晶化させてい る。またレーザー光もしくは、それと同等の強度を持つ 強光を用いて、ガラス基板を歪まさせずに、固相成長に より結晶化することも可能である。

【0148】その様な強光またはレーザー光を発する光 源として、ハロゲンランプ等の赤外線ランプや、Aェレ 線ランプや連続発振レーザーを用いたRTA (Rapid Th ermal Anneal) 技術は数秒から数十秒の加熱処理で結晶 化が可能であるため、大幅にスループットを向上するこ とが可能である。

【0149】赤外線ランプ光又は連続発振レーザ光を照 射すると、非晶質珪素膜に吸収されたランプ光は熱に変 わり、この熱により非晶質半導体膜中に結晶核が発生し て、固相成長によって結晶化が進行して、結晶性半導体 膜を得ることができる。

【0150】ハロゲンランプ(ピーク波長1.15µ m、波長0. 4~4 μ m) を用いた場合には、加熱時間 を10~60秒、典型的には15~30秒とする。非晶 質半導体膜を700~1000℃に加熱するようにす る。非晶質半導体膜は700~1000℃に加熱される が、ガラス基板は赤外光が吸収されにくいこと、ランプ 光の照射時間が短時間でなるため、ガラス基板を歪み点 (650~700℃程度)以上に加熱することがない。

【0151】赤外線ランプ光又は連続発振レーザ光によ り半導体膜を結晶化した後、レーザー光照射により半導 体膜をアニールして、結晶性を向上させるとよい。この 40 場合には、レーザー光によるアニールは不純物の活性化 工程として、実施することも可能である。

【0152】本実施例のRTA技術による、半導体膜の 結晶化方法はは、他の全ての実施例の構成と組み合わせ ることが可能である。

【0153】〔実施例10〕 本実施例は、実施例1~ 4で説明したTFTを画素マトリクス回路の画素TFT に適用したものであり、ここでは、TFTを実施例4で 示したオフセット構造とオーバーラップ構造を複合した 構造とする。

【0154】図12は、本実施例の画素マトリクス回路 の1画素の模式的な平面図であり、図13は断面図であ る。画素マトリクス回路の各画素には、画素TFTと補 助容量が形成されている。画素マトリクス回路には、画 素TFTのオン/オフを制御する信号を入力するための 複数のゲイト配線1010がX方向に平行に配列され、 画像信号を入力するための複数のソース配線1020が Y方向に平行に配列されている。

【0155】画素マトリクス回路の作製工程は実施例1 と同様の工程条件にて作製されるため、本実施例の作製 工程の説明は簡略化する。ガラス基板1100表面に は、酸化珪素膜でなる下地膜1101が形成されてい る。下地膜1101上には、1層目の配線として、ゲイ ト配線1010及びゲイト配線1010と平行に容量配 線30とが形成されている。ゲイト配線1010には、 TFTのゲイト電極1011、1012が一体的に形成 され、容量配線1030には補助容量の下部電極となる 容量電極1031が一体的に形成されている。

【0156】1層目の配線を構成する導電膜として、ア ーザ等の連続発振レーザーを用いることができる。赤外 20 ルミニウム (Scを2wt%を含有する) 膜を用いる。 アルミニウム膜をパターニング後、陽極酸化処理を施し て、その表面に陽極酸化膜1102を形成する。陽極酸 化されないアルミニウム膜膜が1層目の配線・電極10 10, 1011, 1012, 1030, 1031 cb

> 【0157】第1層目の配線・電極上には、窒化珪素膜 1103および窒化酸化珪素膜1104が形成される。 ゲイト絶縁層は、陽極酸化膜1102、窒化珪素膜11 03および窒化酸化珪素膜1104でなる積層膜で構成 30 される。窒化酸化珪素膜1104上には、画素TFTの 半導体層1041が形成される。本実施例では、画素T FTはゲイト電極1011を有するTFTと、ゲイト電 極1012を有するTFTとが直列に接続された構成と なる、いわゆるマルチゲイト型とすることにより、リー ク電流の低減を図る。

【0158】2層目の配線として、Ti/Al/Tiの 積層膜でなるソース配線1020、ソース電極102 1、ドレイン電極1022、マスク電極1023が形成 されている。ソース電極1021はデータ配線1020 と一体的に形成されている。ソース配線1020はゲイ ト配線1010及び容量配線1030に対して、格子を 成すように配置され、これら配線1010、1030と はゲイト絶縁層のみによって絶縁されている。

【0159】このため、1層目の配線1010、103 0と、2層目の配線1020間の寄生容量を小さくする ため、ゲイト絶縁層の厚さをトップゲイト型TFTと比 較して厚めにする。ここでは厚さを0.3~0.8μ m、代表的には0. $4\sim0$. $5\mu m$ とする。よって、ゲ イト絶縁層と構成する1層目の陽極酸化膜1102の厚 50 さは0~200nm、代表的には100~150nmと

し、2層目の窒化珪素膜1103の厚さを0~500n m、代表的には25~300nmする。3層目の窒化酸 化珪素膜(もしくは酸化珪素膜)1104の厚さを0~ 800nm、代表的には150~500nmとする。こ こでは、陽極酸化膜1102の厚さを100mmとし、 窒化珪素膜1103の厚さを100nmとし、窒化酸化 珪素膜1104の厚さを200nmとする。

【0160】2層目の電極1021、1022、102 3をマスクにして、画素TFTの半導体層1041はチ ャネルエッチングが施されている。マスク電極1023 10 の電位はフローティングであり、半導体層1041に電 圧を印加する機能はなく、チャネルエッチ工程時にマス クとして機能するものである。またソース電極102 1、ドレイン電極1022をゲイト電極1011、10 21に対してオフセットするように形成する。他方、マ スク電極23はゲイト電極1011、1021に対して オーバーラップするように形成する。

【0161】この構造において、ソース領域、およびド レイン領域には、実施例1で説明したオフセット型のH RDが形成され、高耐圧対策が施されている。他方、マ 20 スク電極1023の下層の不純物領域は2つのTFTの 連結部に相当し、キャリアの経路としてのみ機能するた め、高移動度が最優先される。従って、この不純物領域 には実施例2で説明したオーバーラップ型のHRD領域 を設け、移動度の向上を図る。

【0162】なお、画素マトリクス回路では画素電極に 極性が交互に反転するように電圧を印加するため、正負 双方の極性の電圧に対しても画素TFTの特性が等しく なるようにするのが好ましい。本実施例では、ソース領 域とドレイン領域に形成されるオフセット領域の長さが 30 等しくなるように、またマスク電極1023の両側に形 成されるオーバーラップ領域の長さが等しくなるように 設計する。

【0163】実施例1、2で示したように、オフセット 長及びオーバーラップ長は1層目、2層目の配線のパタ ーンによって決定され、それぞれ0.3~3μmをとる ことができる。ここではオフセット長、オーバーラップ 長をそれぞれ1μmとする。また画素TFTの場合に は、チャネル幅及びチャネル長が1~10μmとなるよ うにする。ここでは、チャネル幅を5μmとし、チャネ 40 ル長を 3μ mとする。チャネル長を 3μ mとするため、 ゲイト電極1011、1012幅は 3μ mとする。な お、マスク電極1023の両側のオーバーラップ長は実 施例3に示すように、ゼロとなるようにしてもよい。

【0164】マスク電極1023はゲイト電極101 1、1021に対してオーバーラップして配置されてい るので、マスク電極1023とゲイト電極1011、1 012間の寄生容量を小さくするため、マスク電極10 23は半導体層1041の幅よりも狭くする。

022は容量電極1031と対向するように形成されて いる。この構造により、ドレイン電極1022と容量電 極1031を対向電極とし、ゲイト絶縁層1102、1 103、1104を誘電体とする補助容量が形成され る。実施例1で示したように、画素TFTは4枚のマス クで形成でき、補助容量1030を追加してもマスクパ ターンの変更のみであり、マスク数は増加しない。これ は従来のチャネルストップ型TFTだけを作製するの に、6枚マスクを必要としていた事を考えると、スルー プット及び歩留りが飛躍的に向上することを意味してい

【0166】画素TFT、補助容量を覆って、厚さ10 0~250 nmの窒化酸化珪素または窒化珪素でなる保 護膜1116が形成される。ここでは、厚さ200nm の窒化酸化珪素膜を形成する。

【0167】保護膜1116上に、画素電極1050の 下地となる厚さ0.8~2.0µmの層間絶縁膜113 0が形成される。層間絶縁膜1130としては、平坦な 表面を得られる塗布膜が好ましい。塗布膜の1つとし て、ポリイミド、ポリアミド、ポリイミドアミド、アク リル等の樹脂膜や、PSGや酸化珪素等の酸化珪素系の 塗布膜が使用できる。本実施例では、層間絶縁膜113 0としてアクリル樹脂膜を1.0μmの厚さに形成す る。

【0168】そして、層間絶縁膜1130および保護膜 1117にドレイン電極1022に達するコンタクトホ ールを形成する。ここでマスク数は5となる。次に透明 導電膜として厚さ100~150nmのITO膜を形成 する。ここでは、120nmの厚さに成膜し、パターニ ングして画素電極1050を形成する。これでマスク数 が6になる。以上の工程により、画素マトリクス回路が 完成する。なお、画素電極1050の材料をAl等の金 属膜として、反射電極を作製しても良い。

【0169】補助容量の誘電体を陽極酸化膜1102、 窒化珪素膜1103及び窒化酸化珪素膜(酸化珪素膜) 1104の3層の絶縁体としたが、陽極酸化膜1102 と窒化珪素膜1103の2層とすることも可能である。 この場合には、図2 (B) に示す島状半導体層のパター ニング後に、半導体層をマスクにして露出されている窒 化酸化珪素膜1104をエッチングにより除去し、この 後2層目の配線となるソース配線1020、電極102 1、1022、1023を形成する。ただし窒化酸化珪 素膜1104をエッチングするには、窒化珪素膜110 3がエッチングストッパーとして機能するようなエッチ ングガスもしくはエッチャントを用いる必要がある。ま た、窒化酸化珪素膜1104がよりエッチングしやすく なるように、その組成を調整したり、窒化酸化珪素膜の 代わりに酸化珪素膜を成膜するのも有効である。

【0170】実施例5及び8で説明したように、nチャ 【0165】他方、補助容量において、ドレイン電極1 50 ネル型の画素TFTとCMOSTFTでなるインバータ

回路を同時に形成することが可能である。この技術を用 いて、図示していないが画素マトリクス回路を駆動する 周辺駆動回路も同一基板1101上に形成されている。 周辺駆動回路に配置されるTFTは高速動作を優先させ るため、ソース/ドレイン領域はオーバーラップ構造と するのがよい。

【0171】本実施例の画素TFTは2つのゲイト電極 を有するマルチゲイト型としたが、ゲイト電極数は2に 限定されるものではなく、1もしくは2以上とすること 0及び画素電極1050によって電圧が印加されるソー ス及びドレイン領域はオフセット構造とし高耐圧対策を 施すと良い。またゲイト数が2以上の場合にはソース及 びドレイン領域以外の不純物領域が半導体層に形成され るが、この不純物領域はゲイト電極に対して、オーバー ラップさせるか、もしくは実施例3で示したようにオフ セット長及びオーバーラップ長がゼロとなるように形成 して、高移動度を優先すると良い。

【0172】〔実施例11〕 本実施例では実施例10 の補助容量の変形例を示す。図14に本実施例の画素マ 20 トリクス回路の断面図を示す。なお図14おいて、図1 2、13と同じ符号は実施例10と同じ構成要素であ り、実施例10と異なるのは、画素TFTの半導体層1 241及びドレイン電極1222のパターンである。

【0173】本実施例では、図2(B)に示す島状半導 体層をパターニング工程によって、半導体層を容量電極 31と対向するように形成する。そして、ドレイン電極 1222を容量電極1031に部分的にオーバーラップ するように形成する。島状半導体層を電極1021、1 023、1222をマスクにしてチャネルエッチングを 30 施す。この結果、半導体層1241はチャネルエッチン グにより、容量電極1031上には真性又は実質的に真 性なi層でなるi型領域1242が形成される。このi 型領域1242は画素TFTのチャネル形成領域とほぼ 同じ膜厚であり、同様な機能を有する

【0174】容量電極1031により電圧を印加する と、i型領域1242にはチャネルが形成される。更に ドレイン電極1222と容量電極1031がオーバーラ ップしている半導体層1241のi層、即ち図5のマス クオーバーラップ領域にもチャネルが形成される。これ 40 らチャネルが補助容量の上部電極として機能する。補助 容量の上部電極と画素電極1050の接続構造は、図5 に図示されたチャネル形成領域とドレイン電極との接続 構造と同じである。図5を参照すると、i層でなるi型 領域1242(503)、マスクオーバーラップ領域 (504)、n 層でなるLDD領域(505)、n 層

(506)、ドレイン電極1222(502)、画素電 極1050の順になる。

【0175】ここでは、補助容量の上部電極の主要な部 分がi型領域1242になるように、マスクオーバーラ 50 及び電極1424を形成する。電極1424は補助容量

ップ領域長を設定するのが好ましく、0.3~3μm程 度とする。またドレイン電極1222と容量電極103 1をオーバーラップ構造としたのは、画素電極1050 間と上記の補助容量の上部電極間の抵抗が小さくなるよ うにするためである。なお、i型領域1224により低 い電圧でチャネルを形成するには、実施例6で示したし きい値制御対策を施すことが好ましい。

【0176】〔実施例12〕 図15に本実施例の画素 マトリクス回路の断面図を示す。本実施例では実施例1 ができる。何れのゲイト電極数でも、ソース配線102 10 1と同様に画素TFTの半導体層のi層を補助容量の上 部電極に用いる例を示す。なお、図15において、図1 4と同じ符号は実施例11と同じ構成要素である。実施 例11と異なるのは、画素TFTの半導体層1341及 びドレイン電極1322のパターンである。

> 【0177】実施例11では容量電極1031と対向す る半導体層1241にチャネルエッチングが施されてい るが、本実施例では容量電極1031と対向する半導体 層1341にチャネルエッチングを施さないようにす る。そのためドレイン電極1322は容量電極1031 と対向する半導体層1342の表面を覆うように形成さ れる。

> 【0178】この構造において、補助容量の上部電極 は、容量電極1031の電圧によって半導体層1342 のi層に形成されるチャネルとなる。このチャネルが形 成される領域は、実施例2で説明したオーバーラップ領 域504 (図5参照) に対応する。従って、補助容量の 上部電極と画素電極1050接続構造は、図5を参照す ると、i層でなるマスクオーバーラップ領域(50 4)、n 層でなるLDD領域(505)、n'層(50 6)、ドレイン電極1322(502)、画素電極10 50の順になる。

> 【0179】補助容量と上部電極となる半導体層134 1のi層(マスクオーバーラップ領域)にチャネルをよ り低い電圧で形成するには、実施例6で示したしきい値 制御を対策を施すことが好ましい。

【0180】〔実施例13〕 図16に本実施例の画素 マトリクス回路の断面図を示す。本実施例は実施例12 の変形例である。図16おいて、図15と同じ符号は実 施例12と同じ構成要素であり、実施例12と異なるの は、画素TFTにおいては、半導体層1441及びドレ イン電極1422のパターンと、画素電極1450の接 続構造であり、更に補助容量においては、画素TFTと 分離して、半導体層1442と第2層目の電極1424 が形成されている点である。

【0181】本実施例では、図2(B)に示す島状半導 体層のパターニング工程において、画素TFTの半導体 層1441の原型となる島状領域と、補助容量の半導体 層1442を形成する。つぎに2層目の配線ソース電極 1022、マスク電極1023、ドレイン電極1422

30

の半導体層1424がチャネルエッチングされないように、半導体層1424を被覆している。チャネルエッチングを行うことにより、画素TFTの半導体層1441が形成される。

【0182】次に保護膜1116、層間絶縁膜1130を形成する。保護膜1116、層間絶縁膜1130にドレイン電極1422、補助容量の電極1424に達するコンタクトホールを形成した後、画素電極1450を形成する。図16(A)に示すように画素電極1450はドレイン電極1422及び電極1422と電気的に接続10される。

【0183】補助容量の構造は実施例12と実質的に同様であり、補助容量の上部電極は、半導体層1442のi層に形成されるチャネルである。このi層は図5のマスクオーバーラップ領域に対応する。補助容量の上部電極と画素電極1450の接続構造は、半導体層1442のi層でなるマスクオーバーラップ領域(504)、n層でなるLDD領域(505)、n'層(506)、電極1424(502)、画素電極1450の順になる。【0184】なお、本実施例ではn'層が電極として機能できる。よって図16(B)に示すように、画素電極1450用のコンタクトホールを形成する工程において、電極1424にもエッチングして、半導体層1424のn'層を接続する。

【0185】また、図16(A)、(B)において半導体層1442にはチャネルエッチングを施さないようにしたが、画素電極1450との接続部を少なくとも覆うようにして、実施例7に示すように半導体層1442の段差を緩和しても良い。

【0186】〔実施例14〕 図17に本実施例の画素マトリクス回路の断面図を示す。本実施例は実施例13の変形例である。図17おいて図16と同じ符号は実施例13と同じ構成要素であり、実施例13と異なるのは、実施例13の補助容量の半導体層1442と電極1424を形成しない点と、画素電極1550の接続構造である。

【0187】本実施例では画素電極1550を補助容量の上部電極に用いる。画素電極1550用のコンタクトホールを形成する工程において、層間絶縁膜1130、窒化酸化珪素膜でなる保護膜1116及びゲイト絶縁層1104がエッチングされるため、補助容量の誘電体は窒化珪素膜1103と陽極酸化膜1102の2層となる。

【0188】本実施例では補助容量の誘電体に、陽極酸化膜1102、窒化珪素膜1103、窒化酸化珪素膜 (酸化珪素膜)1104、保護膜1116が使用できる

【0189】例えば、図17において、コンタクトホー は様々な電子機器のディスプレイに利用される。なお、ルを形成する際に、窒化珪素膜1103もエッチングす 50 本実施例で挙げる電子機器とは、AMLCDを表示装置

ることによって、陽極酸化膜1102のみを誘電体に用いることができる。

【0190】例えば、画素電極1550用のコンタクトホールを形成する際に、層間絶縁膜1130と保護膜1116のマスクパターンと変えて、補助容量のコンタクトホールの保護膜1116を除去しないようにすることで、列記した4つの膜を補助容量の誘電体に使用できる。

【0191】例えば、保護膜1116を窒化珪素膜として、コンタクトホール形成工程では、ゲイト絶縁層の2層目の酸化窒化珪素膜(酸化珪素膜)1104がエッチングストッパーとなるような、エッチングガスもしくはエッチャントを使用すれば、が酸化窒化珪素膜(酸化珪素膜)1104、窒化珪素膜1103、陽極酸化膜1102を補助容量の誘電体とすることができる。

変形例である。実施例14では、補助容量の電極として ゲイト配線1010と別途に容量配線1030が必要で あったが、本実施例では容量配線を省略する例を示す。 20 図20に本実施例の画素マトリクス回路の平面図を示 し、図18に模式的な断面図を示す。図20、図18に おいて図17と同じ符号は同じ構成要素を示す。

【0192】〔実施例15〕 本実施例は実施例14の

【0193】図20に示すように、本実施例のゲイト配線1210には画素TFTのゲイト電極1211、1212、及び補助容量の電極1231が一体的に形成されている。補助容量の電極として容量電極1231と画素電極1231を用いる点は実施例14と同様であるが、画素電極1231は次段もしくは前段のゲイト配線1230に形成された容量電極1231と対向している。

【0194】図18は画素電極1650Bを有する画素の断面図に対応する。図20に示すように、画素電極1650Bは前段(次段)のゲイト配線1210Aに形成された容量電極1231Aと対向して、ゲイト絶縁層1103、1104を誘電体とする補助容量が形成される。またゲイト配線1210Bに形成された容量電極1231Bには次段(前段)の画素電極1650と対向している。

【0195】また、本実施例の容量電極1231は、画素電極がドレイン電極と補助容量とでは異なる接続部を40 有する場合に適用することができ、実施例13にも適用可能である。図19(A)、(B)は、本実施例を実施例13(図16)に適用した場合の、画素マトリクス回路の断面図を示す。なお、図19の符号は図18を準用する。

【0196】〔実施例16〕 図21を用いて、本実施例の表示装置を備えた電子機器を説明する。本実施例では、本発明による液晶表示装置を適用しうる応用製品(電気光学装置)について、実施例で示したAMLCDは様々な電子機器のディスプレイに利用される。なお、本実施例で送げる電子機器とは、AMLCDを表示法器

として搭載した製品を指す。

【0197】本発明を応用した電気光学装置としてはビ デオカメラ、スチルカメラ、プロジェクタ、ヘッドマウ ントディスプレイ、カーナビゲイション、パーソナルコ ンピュータ、携帯情報端末(モバイルコンピュータ、携 帯電話) 等が挙げられる。

【0198】図21(A)はモバイルコンピュータ(モ ーピルコンピュータ)であり、本体2001、カメラ部 2002、受像部2003、操作スイッチ2004、表 示装置2005で構成される。本発明は表示装置200 10 5に適用される。

【0199】図21 (B) はヘッドマウントディスプレ イであり、本体2201、表示装置2102、バンド部 2103で構成される。本発明を表示装置2012に適 用することができる。

【0200】図21 (C) は携帯電話であり、本体22 01、音声出力部2202、音声入力部2203、表示 装置2204、操作スイッチ2205、アンテナ220 6で構成される。本発明を表示装置2204に適用され

【0201】図21 (D) はビデオカメラであり、本体 2301、表示装置2302、音声入力部2303、操 作スイッチ2304、バッテリー2305、受像部23 06で構成される。本発明を表示装置2302に適用さ れる。

【0202】図21(E)はリア型プロジェクタであ り、本体2401、光源2402、表示装置2403、 偏光ピームスプリッタ2404、リフレクタ2405、 2406、スクリーン2407で構成される。本発明は 表示装置2403に適用される。

【0203】図21(F)はフロント型プロジェクタで あり、本体2501、光源2502、表示装置250 3、光学系2504、スクリーン2505で構成され る。本発明は表示装置2502に適用される。

【0204】以上のように、本発明の適用範囲は極めて 広く、あらゆる分野の表示装置を搭載される電子機器に 応用可能である。また、電光掲示板、宣伝広告用の表示 装置に応用もできる。

[0205]

【発明の効果】本願発明を実施することで、非常に少な 40 115 いマスク数 (典型的には4枚) で量産性の高い半導体装 置を作製することができる。

【0206】また、チャネル形成領域とソース/ドレイ ン電極間に、特性バラツキの小さい電界緩和層(LDD 領域、マスクオフセット領域、厚さオフセット領域等)

が形成できるので、信頼性が高く且つ再現性の高い半導 体装置を実現することが可能である。

【図面の簡単な説明】

【図1】 薄	膜トランジ	スタの作製エ	[程を示す図。
--------	-------	--------	---------


- 【図2】 薄膜トランジスタの作製工程を示す図。
- 【図3】 薄膜トランジスタの構成を示す拡大図。
- 【図4】 膜中の濃度プロファイルを示す図。
- 【図5】 薄膜トランジスタの構成を示す図。
- 【図6】 薄膜トランジスタの構成を示す図。
- 【図7】 薄膜トランジスタの構成を示す図。
- 【図8】 CMOS回路の構成を示す図。
- 【図9】 膜中の濃度プロファイルを示す図。
- 【図10】 薄膜トランジスタの構成を示す図。
- 【図11】 CMOS回路の構成を示す図。
- 【図12】 画素マトリクス回路の1画素の平面図。
- 【図13】 画素マトリクス回路の1画素の断面図。
- 【図14】 画素マトリクス回路の1画素の断面図。
- 【図15】 画素マトリクス回路の1画素の断面図。
- 【図16】 画素マトリクス回路の1画素の断面図。
- 20 【図17】 画素マトリクス回路の1画素の断面図。
 - 【図18】 画素マトリクス回路の1画素の断面図。
 - 【図19】 画素マトリクス回路の1画素の断面図。
 - 【図20】 画素マトリクス回路の1画素の平面図。
 - 【図21】 表示装置を備えた電子機器の模式図。


【符号の説明】


30

1 0 1	基板
1 0 2	下地膜
103	ゲイト電極
104	陽極酸化膜
1 0 5	窒化珪素膜
106	酸化窒化珪素膜
1 0 7	非晶質半導体膜
108	結晶性半導体膜
1 0 9	結晶性半導体膜
1 1 0	n⁺ 層(第1導電層)
1 1 1	n 層(第2導電層)
1 1 2	島状半導体層
1 1 0	いたであた

- 1 1 3 ソース電極
- 114 ドレイン電極
 - チャネルエッチ領域
- 116 保護膜
- 1 1 7 チャネル形成領域
- 1 1 8 マスクオフセット領域
- 1 1 9 コンタクトホール







【図16】 【図19】 (A) 1021₇ (A) 7 1650B -1441 10237 1422-7 1450 7 Γ 1441 _Γ 1023 1422 -1130 1116 1031 1101 -1102-1101 -[1441 \ 1650B 1102-(B) (B) 14427 14507 | 14247 F 1441 F 1023 1422-7 10217 1422 -1650C-1023 7 1130 1211B 1031 1102 1102 1101 _ 1102-1102-⁴ کا 1₁₀₃ L₁₁₀₃ 1650B 補助容量 🖚 画寮TFT 画素TFT 【図20】 【図21】 1650A 2002 カメラ毎 2004 操作スイッチ 1210A 2102 表示整理 (B) 補助容量 2206 アンテナ 2306 受像隊 1650B 1211B -1212B 1020 1210B 操作スイッ! 1231B (C) (D) 2401 *# 1650C 1021 250S スクリーン

2402 克莱 ₂₄₀₃

(E)

(F)

フロントページの続き

(51) Int. Cl. 4

識別記号

FΙ

H 0 1 L 29/78

618G

618C

6 2 7 G